[拼音]：N goudao jinshu-yanghuawu-bandaoti jicheng dianlu

[外文]：N channel MOS integrated circuit

以 N溝道 MOS場(chǎng)效應(yīng)晶體管為基本元件的集成電路，簡稱NMOS。NMOS電路于1972年才研制成功。NMOS電路發(fā)展的主要困難，是在普通的工藝條件下NMOS電路所用的襯底材料P型硅表面容易自然反型或接近反型，因而難以制成作為開關(guān)元件的增強(qiáng)型MOS晶體管，而且元件之間也不易隔離。NMOS電路工藝比PMOS電路（見P溝道金屬-氧化物-半導(dǎo)體集成電路工藝復(fù)雜。一般情況下，NMOS電路采用性能良好的硅柵結(jié)構(gòu)(見圖)。襯底是輕摻雜的P型硅，柵的材料為多晶硅。一條多晶硅柵及其左右兩個(gè)N型擴(kuò)散區(qū)連同襯底組成一個(gè)N溝道 MOS晶體管。硅柵MOS結(jié)構(gòu)中，鋁線擴(kuò)散線和多晶硅線均能作為內(nèi)部聯(lián)線，所以有三層布線。鋁線同多晶硅線，鋁線同擴(kuò)散線可以交叉（如圖左右兩側(cè)）。

NMOS工藝的特點(diǎn)是：

（1）用硅柵結(jié)構(gòu)實(shí)現(xiàn)柵同源、漏邊界的自對(duì)準(zhǔn)，以減小寄生電容；

（2）用局部氧化方法使場(chǎng)區(qū)氧化層的底邊下沉，既能保證為提高場(chǎng)閾電壓所需的場(chǎng)氧化層的足夠厚度，又能降低片子表面臺(tái)階的高度，防止鋁層斷裂；

（3）用離子注入摻雜工藝可提高硅表面雜質(zhì)濃度，精確控制MOS晶體管和寄生場(chǎng)晶體管的閾值電壓。

硅柵NMOS電路也具有自隔離的特點(diǎn)。工作時(shí)，P型襯底連接最低電位，使所有PN結(jié)處于反偏或零偏。由于電子遷移率比空穴遷移率約大三倍，NMOS電路比PMOS電路速度快。NMOS電路為正電源供電，且N溝道MOS晶體管閾值電壓較低，所以NMOS電路可與TTL電路（見晶體管-晶體管邏輯電路共同采用+5伏電源。相互間的輸入、輸出開關(guān)閾值可以彼此兼容，而不像PMOS電路需要特殊的接口電路。NMOS技術(shù)發(fā)展很快，其大規(guī)模集成電路的代表性產(chǎn)品是各種高速、低功耗、大容量的存儲(chǔ)器和微處理器。

參考書目

1. Arthur B.Glaser， Gerald E.Subak－Sharpe，Integrated Circuit　　Engineering Design，Fabrication and Applications，1st ed.， Addison Wesley Pub.Co.，Reading， Massachusetts，1977.

建筑資質(zhì)代辦咨詢熱線：13198516101

標(biāo)簽：N溝道金屬-氧化物-半導(dǎo)體集成電路

版權(quán)聲明：本文采用知識(shí)共享 署名4.0國際許可協(xié)議 [BY-NC-SA] 進(jìn)行授權(quán)

文章名稱：《N溝道金屬-氧化物-半導(dǎo)體集成電路》

文章鏈接：http://www.fjemb.com/12836.html

該作品系作者結(jié)合建筑標(biāo)準(zhǔn)規(guī)范、政府官網(wǎng)及互聯(lián)網(wǎng)相關(guān)知識(shí)整合。如若侵權(quán)請(qǐng)通過投訴通道提交信息，我們將按照規(guī)定及時(shí)處理。