[拼音]：lanbaoshi shang waiyan gui gongyi

[外文]：silicon on sopphire technique

在藍(lán)寶石片上外延生長(zhǎng)一層硅薄膜以制作半導(dǎo)體集成電路的技術(shù)，簡(jiǎn)稱 SOS。這種結(jié)構(gòu)能提供理想的隔離，并減小PN結(jié)底部的寄生電容，故適合于制作高速大規(guī)模集成電路，實(shí)現(xiàn)高速和低功耗。一般多采用這種工藝制作CMOS電路(見互補(bǔ)金屬-氧化物-半導(dǎo)體集成電路)，即CMOS／SOS電路。SOS工藝所采用的藍(lán)寶石晶向?yàn)?1T02)，硅外延薄膜的晶向?yàn)椋?00），膜厚約為0.5微米。制作CMOS/SOS集成電路有深耗盡型和雙增強(qiáng)型兩種工藝方法。

深耗盡型CMOS/SOS工藝

適當(dāng)控制硅外延膜的摻雜濃度，使其中的一個(gè)NMOS管為深耗盡型；另一個(gè)PMOS管為增強(qiáng)型（見圖）。

雙增強(qiáng)型CMOS/SOS工藝

兩種溝道的 MOS管均為增強(qiáng)型，故要求兩種類型的硅外延膜用離子注入摻雜工藝形成。深耗盡型CMOS/SOS工藝中的深耗盡型MOS管，對(duì)硅膜厚度和摻雜濃度要求較嚴(yán)，工藝較難控制。所以，采用全離子注入的雙增強(qiáng)型CMOS/SOS工藝較多。

工藝特點(diǎn)

CMOS/SOS結(jié)構(gòu)除具有一般CMOS的優(yōu)點(diǎn)外，還具有如下的優(yōu)點(diǎn)：

（1）能消除源、漏區(qū)PN結(jié)底面電容，金屬互連線寄生電容也大為減小，因而電路速度較高，平均功耗也減小。

（2）器件之間的隔離比較理想，無需隔離阱和溝道截止環(huán)，有利于提高集成密度。

（3）場(chǎng)區(qū)氧化物下面無體硅，避免輻射引起的場(chǎng)區(qū)反型漏電。因此，CMOS/SOS集成電路可制成耐輻射集成電路，適用于航天和核輻射環(huán)境。

（4）能消除寄生PNPN閘流，從而消除通常CMOS中的閂鎖效應(yīng)。

SOS是一種異質(zhì)外延結(jié)構(gòu)，硅膜的缺陷密度較大，因而少數(shù)載流子壽命較短（1～10納秒），不適于制作雙極器件和電荷耦合器件。對(duì)來源于硅島邊緣和背界面（硅膜－藍(lán)寶石界面）的漏電，須采取專門的方法加以抑制。來源于浮襯底的漏極電流的扭曲現(xiàn)象，使CMOS/SOS結(jié)構(gòu)不利于在模擬技術(shù)中應(yīng)用。藍(lán)寶石單晶的熔點(diǎn)高和硬度大，單晶制備和加工較為困難。用藍(lán)寶石作襯底成本較高，也是限制CMOS/SOS集成電路廣泛應(yīng)用的重要原因。SOI結(jié)構(gòu)是為了在SOS技術(shù)中用一種絕緣體代替藍(lán)寶石襯底而提出的一種新技術(shù)。人們正在研究用激光掃描方法，使二氧化硅上的多晶硅重結(jié)晶并向硅中注氧或氮以形成埋層絕緣體等方法。用“幾何外延”的方法，也有希望獲得SOI結(jié)構(gòu)。

建筑資質(zhì)代辦咨詢熱線：13198516101

標(biāo)簽：lanbaoshi shang waiyan gui gongyi、藍(lán)寶石上外延硅工藝

版權(quán)聲明：本文采用知識(shí)共享 署名4.0國(guó)際許可協(xié)議 [BY-NC-SA] 進(jìn)行授權(quán)

文章名稱：《藍(lán)寶石上外延硅工藝》

文章鏈接：http://www.fjemb.com/12747.html

該作品系作者結(jié)合建筑標(biāo)準(zhǔn)規(guī)范、政府官網(wǎng)及互聯(lián)網(wǎng)相關(guān)知識(shí)整合。如若侵權(quán)請(qǐng)通過投訴通道提交信息，我們將按照規(guī)定及時(shí)處理。